Треки

Топологическое

проектирование

UVM-

верификация

Системная

верификация СнК

RTL-

проектирование

о чем трек

Разработка топологии — это создание проекта расположения и соединения элементов микросхемы на кристалле. На этом этапе решается, как транзисторы и другие компоненты ASIC размещаются и взаимодействуют между собой. Цель топологического проектирования — создать оптимальную структуру схемы, которая обеспечит высокую производительность, минимальное энергопотребление и наименьшую площадь на чипе.

Цифровой маршрут проектирования топологии сегодня незаменим при разработке современных ASIC, содержащих миллионы и миллиарды транзисторов. Для создания схемы используются не отдельные транзисторы, а библиотеки стандартных ячеек из логических вентилей. На треке вы погрузитесь в ключевые задачи, которые решает инженер по топологическому проектированию (Backend ASIC engineer).

задачи трека

Используя готовое окружение, пройти цифровой маршрут физического проектирования системы на кристалле (SoC) с помощью средств логического и физического синтеза;
Провести оценку проекта по критериям быстродействия и энергопотребления, а также качества топологии (QoR, Quality of Results);
Внести корректировки в маршрут физического проектирования для повышения характеристик проекта;
Провести проверки на соответствие временным ограничениям, технологическим нормам проектирования и корректности соединений;
Выполнить анализ шин питания в разработанном проекте.

требования к участникам

Желательно, но не обязательно:

знание основ цифровой схемотехники;
навыки использования скриптовых инструментов (bash, make, Tcl и т.п.);
знакомство с минимальным синтаксисом языка Verilog/SystemVerilog;
представление о топологии интегральной схемы.

критерии оценивания

Отсутствие критических нарушений по отчетам QoR;
Отсутствие ошибок в проекте, кроме заранее известных;
Временные характеристики;
Потребляемая мощность и IRdrop;
Площадь, занимаемая стандартными ячейками;
Модификация представленного окружения.

эксперты и жюри

Алексей Переверзев

председатель жюри

Проректор по инновационному развитию НИУ МИЭТ, д.т.н., доцент

Специалист в области проектирования, анализа и экспериментального исследования информационно-управляющих систем с целью улучшения их технических характеристик.

Андрей Коршунов

Доцент, к.т.н., инженер

Специалист в области автоматизированного проектирования цифровых СБИС и СнК.

Александр Каленов

Инженер

Ассистент института ИнЭл, инженер научно-исследовательской лаборатории энергоэффективных систем на кристалле.

Илья Пеплов

Инженер по физическому дизайну

Специалист в области RTL-проектирования и систем на кристалле. Руководитель научно-исследовательской лаборатории энергоэффективных систем на кристалле.

о чем трек

UVM — один из наиболее распространённых в полупроводниковой индустрии подходов к верификации цифрового дизайна. В его основе — идеи переиспользования и масштабирования кода, которые обеспечивают его применимость как в простейших IP, так и в дизайнах масштаба СнК. А объектно-ориентированный подход вместе с широкими возможностями управления рандомизацией в SystemVerilog дают возможность всеобъемлющего подтверждения работоспособности кода.

Участники смогут познакомиться с ключевыми парадигмами UVM — правилами построения верификационного окружения, принципом разделения ответственности и моделированием на уровне транзакций.

задачи трека

В ходе хакатона участники получат возможность пройти самую важную часть маршрута верификации, принятого среди мировых лидеров отрасли

ознакомиться со спецификацией устройства;
составить верификационной план, выделив основные функции дизайна, которые требуется проверить в процессе выполнения задачи;
дополнить предоставленный код окружения компонентами, реализующими референсную модель блока и запланированные проверки с помощью конструкций языка SystemVerilog;
запустив тесты, убедиться в корректности работы окружения, локализовать и задокументировать ошибки, допущенные в дизайне.

требования к участникам

Желательно, но не обязательно:

понимание концепции ООП;
знакомство с языком описания аппаратуры SystemVerilog;
опыт работы с языками программирования высокого уровня (C++, Python, Java).

критерии оценивания

Количество и сложность найденных ошибок;
Корректность их локализации;
Качество составленного плана;
Эффективность и качество кода верификационного окружения (за это участники смогут получить дополнительные баллы).

эксперты и жюри

Алексей Переверзев

председатель жюри

Проректор по инновационному развитию НИУ МИЭТ, д.т.н., доцент

Михаил Барских

Руководитель отдела верификации, к.т.н

Специалист по проектированию и верификации систем на кристалле.

Андрей Солодовников

Ассистент, инженер

Специалист в области функциональной верификации систем на кристалле. Сотрудник научно-исследовательской лаборатории энергоэффективных систем на кристалле.

Сергей Чусов

Ассистент, инженер

Специалист в области функциональной верификации системна кристалле. Сотрудник научно-исследовательской лаборатории энергоэффективных систем на кристалле.

Иван Понтус

Руководитель группы UVM верификации

Специалист по верификации систем на кристалле, занимается верификацией как СнК, так и отдельных IP-блоков и развитием маршрута верификации.

о чем трек

Создание современных систем на кристалле (СнК) требует тщательной проверки верхнеуровневых требований. Разработчикам важно убедиться, что СнК соответствует целевым сценариям использования ещё до отправки на фабрику. Например, нужно удостовериться в корректной первоначальной загрузке всех подсистем и достижении требуемых показателей производительности и энергопотребления. Для этого разработчики создают тестовые сценарии на низкоуровневых языках программирования и проверяют их с помощью симуляторов.

задачи трека

Разработать тестовый план для проверки внутренних блоков СнК на системном уровне;
Создать тесты на языке C, запустить их и найти ошибки в дизайне;
Подготовить отчёт от верификации по итогам работы.

требования к участникам

Желательно, но не обязательно:

уверенное знание языка программирования C;
базовые знания в области цифрового дизайна и архитектуры современных ЭВМ.

критерии оценивания

Корректность и полнота разработки тестового плана;
Найденные ошибки в дизайне СнК;
Качество и структурированность кода разработанных тестов.

эксперты и жюри

Алексей Переверзев

председатель жюри

Проректор по инновационному развитию НИУ МИЭТ, д.т.н., доцент

Дмитрий Кишко

Руководитель группы функциональной верификации и валидации, к.т.н.

Специалист в области системного программирования и функциональной верификации СнК. Тимлид команды в YADRO. Автор и преподаватель курсов по электронике и программированию.

Андрей Солодовников

Ассистент, инженер

BASIC
BASIC+

о чем трек

RTL-проектирование (или проектирование логического дизайна) — неотъемлемая часть современной разработки систем на кристалле (SoC). На самом высоком уровне вычислительные системы состоят из вычислительных ядер, кэшей, различной периферии и интерконнекта. Эти блоки содержат различные компоненты: очереди, конвейеры, буферы, память. Компоненты почти всегда являются набором регистров, которые тактируются единым синхросигналом и соединены комбинационной логикой. RTL-дизайнер проектирует составные блоки цифровой аппаратуры и реализует их на языках HDL (Verilog, SystemVerilog, VHDL).

задачи трека

Оптимизировать модуль AXI Performance Monitor (APM).

Основная функция блока — сбор статистики шины AXI.

APM выполняет три операции:

вычисление времени обработки AXI-транзакций;
расчёт максимального и минимального времени обработки транзакции за известный временной интервал;
расчёт среднего времени обработки транзакции.

Цели оптимизации:

увеличить максимальную частоту модуля APM;
уменьшить площадь, занимаемую APM на кристалле;
сохранить пропускную способность шины AXI и точность расчёта блока;
обеспечить минимально возможную задержку вычисления характеристик.

требования к участникам

Достаточно иметь начальный опыт RTL-проектирования и ознакомиться с литературой:

«Цифровая схемотехника и архитектура компьютера», Дэвид и Сара Харрис.
«Архитектура компьютера и проектирование компьютерных систем», Дэвид Паттерсон.

критерии оценивания

Критерии оценивания формируются из следующих характеристик monitor:

максимальная тактовая частота;
занимаемая площадь;
точность подсчёта статистических данных;
задержка (latency) при прохождении данных через APM.

Совокупные характеристики решения определяют место команды в общем зачёте.

Критерии по важности каждого из параметров формулируются в начале хакатона.

Кроме базовой версии APM, у участников будет верификационное окружение для тестирования и оценки его производительности.

эксперты и жюри

Алексей Переверзев

председатель жюри

Проректор по инновационному развитию НИУ МИЭТ, д.т.н., доцент

Александр Силантьев

Начальник лаборатории НИЛ ЭСК НИУ МИЭТ

Евгений Примаков

Руководитель команды RTL-проектирования НИЛ ЭСК НИУ МИЭТ

Специалист в области RTL-проектирования и систем на кристалле. Сотрудник научно-исследовательской лаборатории энергоэффективных систем на кристалле.

Денис Трифонов

Старший инженер по разработке СнК

Специалист по проектированию систем на кристалле, разработчик сложно-функциональных аппаратных блоков, наставник молодых специалистов.

о чем трек

задачи трека

Спроектировать и разработать собственный ускоритель матричных операций для исполнения (инференса) нейросети по распознаванию объектов на фото

Особенности современных нейросетей для распознавания изображений:

состоят из множества последовательных операций свёртки и применения нелинейной функции после каждой свёртки;
в них применяется матричное умножение;
операции можно ускорить, применяя специализированные аппаратные блоки;
многие современные нейросети адаптированы для аппаратного исполнения: имеют упрощённую архитектуру и поддерживают целочисленную арифметику INT8, что снижает требования к вычислительным ресурсам.

Разработанный участниками ускоритель станет ключевым компонентом аппаратного блока для эффективного исполнения таких нейросетей.

требования к участникам

Для успешного участия в треке достаточно:

иметь базовый опыт проектирования и разработки RTL на языке Verilog (или синтезируемом подмножестве SystemVerilog);
ознакомиться с книгой «Цифровая схемотехника и архитектура компьютера», Дэвид и Сара Харрис.

Дополнительные полезные знания:

основные операции в нейронных сетях: матричное умножение, двумерная свертка, функция активации ReLU;
базовые принципы оптимизации цифровых схем.

Участники получат подробную справочную информацию об используемых нейросетевых операциях и особенностях их аппаратной реализации.

критерии оценивания

Время исполнения эталонного теста (производительность);
Площадь дизайна на кристалле (эффективность использования ресурсов)

Для объективной оценки:

все разработанные блоки будут синтезироваться инструментами логического синтеза ASIC для определения занимаемой площади;
участникам будет предоставлено унифицированное верификационное окружение для проверки корректности работы и измерения производительности решения

эксперты и жюри

Алексей Переверзев

председатель жюри

Проректор по инновационному развитию НИУ МИЭТ, д.т.н., доцент

Александр Силантьев

Начальник лаборатории НИЛ ЭСК НИУ МИЭТ

Евгений Примаков

Руководитель команды RTL-проектирования НИЛ ЭСК НИУ МИЭТ

Зарегистрироваться Вернуться к выбору треков

Треки

о чем трек

задачи трека

требования к участникам

Желательно, но не обязательно:

критерии оценивания

эксперты и жюри

о чем трек

задачи трека

В ходе хакатона участники получат возможность пройти самую важную часть маршрута верификации, принятого среди мировых лидеров отрасли

требования к участникам

Желательно, но не обязательно:

критерии оценивания

эксперты и жюри

о чем трек

задачи трека

требования к участникам

Желательно, но не обязательно:

критерии оценивания

эксперты и жюри

о чем трек

задачи трека

Оптимизировать модуль AXI Performance Monitor (APM).

Основная функция блока — сбор статистики шины AXI.

APM выполняет три операции:

Цели оптимизации:

требования к участникам

Достаточно иметь начальный опыт RTL-проектирования и ознакомиться с литературой:

критерии оценивания

Критерии оценивания формируются из следующих характеристик monitor:

эксперты и жюри

о чем трек

задачи трека

Спроектировать и разработать собственный ускоритель матричных операций для исполнения (инференса) нейросети по распознаванию объектов на фото

Особенности современных нейросетей для распознавания изображений:

требования к участникам

Для успешного участия в треке достаточно:

Дополнительные полезные знания:

критерии оценивания

Для объективной оценки:

эксперты и жюри

Условия участия

Этапы хакатона

Почему стоит участвовать

Познакомься с экспертами индустрии

Попробуй силы в решении настоящих инженерных задач

Общайся с единомышленниками

Получи строчку в резюме и сертификат

Выиграй мерч и подарки

Призы

Уровень Basic

Уровень Basic+

Как прошел хакатон в прошлом году

Покажи свои навыки в решении инженерных задач!

До встречи на YADRO SOC DESIGN CHALLENGE!

FAQ

Кто может участвовать?

Как формируются команды?

Если я участвую с командой, мне нужно отправить общую заявку от команды или зарегистрироваться каждому отдельно?

Какие уровни есть в хакатоне?

Что нужно для участия?

Где и когда?

Можно ли принять участие в хакатоне в удаленном формате?

В качестве призов указан «Fast track на летнюю стажировку Импульс». Что это такое?

Я живу в другом городе и хочу принять участие в хакатоне. Как будет организовано проживание и проезд?

Контакты

Попробуй силы в решении
настоящих инженерных задач

Общайся с
единомышленниками

Получи строчку
в резюме и сертификат

Выиграй мерч
и подарки

Покажи свои навыки
в решении
инженерных задач!

До встречи
на YADRO SOC DESIGN CHALLENGE!